2021年04月06日
晶圆制造作为半导体产业链的重要环节,发挥着基础核心作用。特别是随着5G、高性能计算、人工智能的发展,市场对先进工艺的要求越来越高。
在台积电2020年财报中,第四季度采用最先进5nm工艺平台加工晶圆的销售额占总晶圆收入的20%,7nm和12nm/16nm的销售额分别占29%和13%。也就是说领先的5nm和7nm节点占台积电收入的49%,而高级节点(5nm、7nm、12nm/16nm)占该公司总收入的62%。
3nm是台积电和三星两大半导体制造巨头当前的发展重点。两家公司的量产计划均落在2022年。工艺尚在试产阶段,苹果公司已经为旗下M系列和A系列处理器预订采用这种技术的订单。先进工艺制造在半导体产业中的重要性,由此可见一斑。
2nm作为3nm之后的下一个先进工艺节点,也早早进入人们的视野。2019年,台积电便宣布启动2nm工艺的研发,使其成为第一家宣布开始研发2nm工艺的公司。
同时,台积电将在位于中国台湾新竹的南方科技园建立2nm工厂,预计2nm工艺将于2024年进入批量生产。
按照台积电的说法,2nm工艺研发需时4年,最快也得要到2024年才能进入投产。这段时间里5nm工艺乃至3nm工艺均会成为过渡产品,以供客户生产芯片的需要。
半导体一向有“大小”节点之分。
2纳米在技术上革新同样非常关键。根据国际器件和系统路线图(IRDS)的规划,在2021~2022年以后,鳍式场效应晶体管(FinFET)结构将逐步被环绕式闸极(GAA)结构所取代。
所谓GAA结构,是通过更大的闸极接触面积提升对电晶体导电通道的控制能力,从而降低操作电压、减少漏电流,有效降低芯片运算功耗与操作温度。
目前,台积电、三星在5nm/7nm工艺段都采用FinFET结构,而在下一世代的晶体管结构的选择上,台积电、三星却出现分歧。
台积电总裁魏哲家在法说会上表示,3nm的架构将会沿用FinFET结构。台积电首席科学家黄汉森强调,之所以做此选择是从客户的角度出发。采用成熟的FinFET结构产品性能显然更加稳定。
三星则选择采用GAA结构。在今年的IEEE国际固态电路大会(ISSCC)上,三星首次公布了3nm制造技术的一些细节——3nm工艺中将使用类似全栅场效应晶体管(GAAFET)结构。
不过2nm的开发并不容易,随着摩尔定律走向物理极限,芯片的制造面临着技术与成本的双重瓶颈。
根据莫大康的介绍,目前的EUV光刻机精度仍不足以满足2nm的需求。光刻技术的精度直接决定工艺的精度,对于2nm的先进工艺,高数值孔径的EUV技术还亟待开发,光源、掩模工具的优化以及EUV的良率和精度都是实现更先进工艺技术突破的重要因素。
日前,比利时微电子研究中心(IMEC)首席执行官兼总裁Luc Van den hove表示,该中心正在与ASML公司合作,开发更加先进的光刻机,并已取得进展。
近年来,IMEC一直在与ASML研究新的EUV光刻机,目标是将工艺规模缩小到2nm及以下。目前ASML已经完成了NXE:5000系列的高NA EUV曝光系统的基本设计,至于设备的商业化,要等到至少2022年,而台积电和三星拿到设备还要在2023年。
来自制造成本的挑战更加严峻。有数据显示,7nm工艺仅研发费用就需要至少3亿美元,5nm工艺平均要5.42亿美元,3nm、2nm的工艺起步价大约在10亿美元左右。台积电3nm工艺的总投资高达500亿美元。目前在建厂方面至少已经花费200亿美元,可见投入之庞大。
“尽管欧洲与日本都表达了想要在下一个技术世代来临之际,以2纳米为切入点,发展先进工艺的计划。但如果一旦投入,将面临用户从哪里来,如何平衡生产成本等问题。” 莫大康指出。